...

zxopen88

粉丝：260 专辑：17 关注：0 分享：64
【北京至芯科技嵌入式实训学院】 FPGA初级,高级班培训，FPGA就业培训； “入门既不难，深造也是办得到的”，只要你有恒心、有决心，跟随我们的“连载”一步步走下去，将来就一定能在FPGA世界里遨游;全程跟进，保障学习质量！ 考虑到在校学生的经济能力，公司可以提供先培训后付款的缴费流程。 FPGA就业班于 2014/07/12开课； 电话：18910910708 (支老师)；
12-5-20-3.avi
大小：313.38MB
时间：2014-04-02 14:47
FPGA设计原则和技巧(2).avi
大小：184.54MB
时间：2014-04-02 14:46
FPGA体系结构(1).avi
大小：231.35MB
时间：2014-04-02 14:46
uart01(1).avi
大小：62.58MB
时间：2014-04-02 14:45
uart02.avi
大小：187.03MB
时间：2014-04-02 14:45
verilog语法结构01.avi
大小：269.49MB
时间：2014-04-02 14:45
verilog语法结构02.avi
大小：207.06MB
时间：2014-04-02 14:44
初级班3days02.avi
大小：53.44MB
时间：2014-04-02 14:44
初级班3days03.avi
大小：42.05MB
时间：2014-04-02 14:43
三段式(1).avi
大小：58.77MB
时间：2014-04-02 14:43
同步电路(1).avi
大小：226.52MB
时间：2014-04-02 14:43
有限状态机.avi
大小：242.76MB
时间：2014-04-02 14:42
有限状态机2.avi
大小：257.82MB
时间：2014-04-02 14:42
状态机 二段式(1).avi
大小：91.37MB
时间：2014-04-02 14:41
0810-1.avi
大小：194.05MB
时间：2013-08-31 00:57
Modelsim SE 6.5b.avi
大小：317.89MB
时间：2013-08-31 00:56
modelsim02.avi
大小：437.15KB
时间：2013-08-31 00:56
modelsim03.avi
大小：4.97MB
时间：2013-08-31 00:56
modlesim01.avi
大小：2.38MB
时间：2013-08-31 00:55
modlesim04.avi
大小：10.00MB
时间：2013-08-31 00:54
同步电路.avi
大小：226.52MB
时间：2013-08-01 10:12
FPGA设计原则和技巧(1).avi
大小：184.54MB
时间：2013-08-01 10:12
uart01.avi
大小：62.58MB
时间：2013-08-01 10:12
20130610_111601.jpg
大小：2.78MB
时间：2013-08-01 09:59
20130610_112019.jpg
大小：2.86MB
时间：2013-08-01 09:59
20130610_113017.jpg
大小：3.04MB
时间：2013-07-07 21:02
状态机 二段式.avi
时间：2013-06-08 12:15
三段式.avi
时间：2013-06-08 12:14
FPGA体系结构.avi
时间：2013-06-08 12:02
FPGA设计原则和技巧.avi
时间：2013-06-08 12:01
001verilog.avi
时间：2013-03-26 11:33
027避免冒险竞争和流水线.avi
时间：2013-03-26 11:33
026全局时钟网和平衡树结构.avi
时间：2013-03-26 11:32
025开关逻辑.avi
时间：2013-03-26 11:32
024静态随机存储器（SRAM）.avi
时间：2013-03-26 11:32
023 八位三态数据通路控制器.avi
时间：2013-03-26 11:32
022组合逻辑-八位数据通路控制器.avi
时间：2013-03-26 11:31
020顶层测试verilog模块.avi
时间：2013-03-26 11:31
019如何用quartus调取RAM.avi
时间：2013-03-26 11:30
018RAM的verilog模块.avi
时间：2013-03-26 11:30
017为什么verilog能支持大型设计.avi
时间：2013-03-26 11:30
016verilog模块的种类和用途.WMV
时间：2013-03-26 11:29
014FPGA中数字系统的构成.avi
时间：2013-03-26 11:29
013verilog中两种不同的赋值语句.avi
时间：2013-03-26 11:29
012Verilog中阻塞与非阻塞.avi
时间：2013-03-26 11:28
011verilog中reg和wire的不同点.avi
时间：2013-03-26 11:28
010verilog模块中的信号.avi
时间：2013-03-26 11:28
009verilog模块的基本构成要素.avi
时间：2013-03-26 11:27
008modelsim和quartus的使用.avi
时间：2013-03-26 11:27
006verilog中行为级和RTL级.avi
时间：2013-03-26 11:27
© www.xxhh360.com 2014 - 2025. All rights reserved.